Flip-flops tiek izmantots, lai uzglabātu datus un kontrolētu informācijas plūsmu datoros un sakaru ierīcēs. Atšķirībā no flip-flop, fiksators var mainīt savu izvadi, kad ir aktīva noteikta ieeja. Gan aizbīdnis, gan flip-flop ir atšķirīgi. Aizbīdnis ir jutīgs pret līmeni, savukārt flip-flop ir jutīgs pret malām.
Varat salīdzināt fiksatoru un flip-flop, apskatot, kā tie reaģē uz ievades signālu. Fiksators maina savu izvadi atbilstoši ieejas signāla līmenim. Signāls pie ieejas būs augsts vai zems. Flip-flop maina savu izvadi atbilstoši ieejas signāla pārejai. Tas nozīmē, ka, nevis augsts un zems, ieejas signāls vai nu pieaugs, vai samazināsies.
Flip-flops ir dažāda veida, piemēram, SR, JK, D un T Flip-Flop. Šajā rakstā tiks detalizēti apskatīts D veida flip-flop. Varat izveidot D veida flip-flop, izmantojot SR flip-flop. NOT vārti ir jāpievieno starp D veida flip-flop S un R ieejām, un abas šīs ieejas ir savienotas kopā. Varat izmantot D veida flip-flop SR flip-flop vietā, šai konfigurācijai ir nepieciešams tikai SET un RESET stāvoklis.
Īss izklāsts:
- Kas ir D veida flip-flop?
- D veida flip-flop shēma
- Laika diagramma
- Patiesības tabula D veida flip-flop
- D-tipa flip Flop galvenā un vergu konfigurācija
- Master-Slave D veida Flip-Flop shēma
- D veida flip Flop Frekvenču dalīšanai
- D Flip Flops kā datu aizbīdņi
- Caurspīdīgs datu aizbīdnis
- D veida Flip-Flop IC
- Secinājums
Kas ir D veida flip-flop?
D veida flip-flop (Delay flip-flop) ir pulksteņa digitālās shēmas elements ar diviem stabiliem stāvokļiem. Šāda veida flip-flop savā ieejā izmanto viena pulksteņa cikla aizkavi. Sakarā ar to jūs varat savienot vairākus D veida flip-flops kaskādē, lai izveidotu aizkaves shēmas. D veida flip-flops ir dažādi pielietojumi, jo īpaši digitālās televīzijas sistēmās.
D veida flip-flop shēma
Vienkāršā D veida flip-flop satur četras ieejas un divas izejas. Šīs ievades ir:
1. Dati
2. Pulkstenis
3. Uzstādīt
4. Atiestatīt
Divas D veida flip-flop izejas ir loģiski apgrieztas viena otrai. Ievades dati var būt vai nu loģiski 0 (zemspriegums) vai loģiski 1 (augstspriegums). Pulksteņa ievades signāls sinhronizēs flip-flop ar ārēju signālu. Divas iestatītās ieejas un atiestatīšana tiek uzturētas zemā loģikas līmenī. D veida flip-flop ir divi iespējamie stāvokļi. Ja flip-flop datu ievade (D) ir 0, tas atiestatīs flip-flop un izvadīs 0. Ja datu ievade (D) ir 1, tas iestatīs flip-flop un radīs izvade no 1.
Ir svarīgi atzīmēt, ka D veida flip-flop atšķiras no D veida aizbīdņa. D veida fiksatoram nav nepieciešams pulksteņa signāls, bet D veida flip-flop ir nepieciešams pulksteņa signāls, lai mainītu tā stāvokli.
Jūs varat izveidot D veida flip-flop ar pāris SR aizbīdņiem. Apgriezts savienojums ir nepieciešams arī vienai datu ievadei starp S un R ieejām. S un R ieejas nevar vienlaikus būt augstas vai zemas. Viens no galvenajiem D veida flip-flop akcentiem ir tas, ka tas var izveidot fiksatoru, kas var uzglabāt un saglabāt datu informāciju. Varat izmantot šo D veida flip-flop fiksatora īpašību, lai izveidotu aizkaves ķēdi un apstrādātu datus, kad tas ir nepieciešams. D veida flip-flops galvenokārt izmanto frekvenču sadalītājos un datu fiksatoros.
Laika diagramma
Sadalīsim laika diagrammu no kreisās uz labo:
- Laika diagrammas sākumā J sākotnēji ir LOW. Kad SET uz īsu brīdi kļūst HIGH, J kļūst AUGSTS un paliek AUGSTS. No otras puses, kad RESET uz īsu brīdi kļūst HIGH, J kļūst LOW un paliek LOW.
- Datu izmaiņas no LOW uz HIGH neietekmē J . Izvade nereaģē uz DATU izmaiņām. Pirmā pulksteņa impulsa augošajā malā, jo DATA ir HIGH, J kļūst AUGSTS. Lai gan DATA īslaicīgi mainās atpakaļ uz LOW un pēc tam atpakaļ uz HIGH. Tas viss neietekmē J . Otrā pulksteņa impulsa augošajā malā DATA joprojām ir HIGH, un J arī paliek AUGSTS.
- Pārejot uz trešā pulksteņa impulsa pieaugošo malu, kad DATU ir LOW, J kļūst LOW. Ceturtajā un piektajā pulksteņa impulsā, kur DATI paliek LOW, J arī paliek LOW katrā augošā malā. Visbeidzot, kad nāk pieaugošā mala, DATI ir AUGSTI un J arī iet uz HIGH.
Ņemiet vērā, ka Q̅ vienmēr ir pretējs J . SET ieeja jebkurā laikā var padarīt izvadi HIGH. Līdzīgi varat izmantot ieeju RESET, lai izvadi pagrieztu LOW, kad vien vēlaties.
Patiesības tabula D veida flip-flop
D veida flip-flop raksturlielumus var uzrakstīt, izmantojot D flip-flop patiesības tabulu. Patiesības tabulā mēs varam redzēt, ka mums ir viena ievade, kas ir D. Tāpat mums ir tikai viena izvade, kas ir Q(n+1).
| CLK | D | Q(n+1) | Valsts |
| – | 0 | 0 | RESET |
| – | 1 | 1 | IESTATĪT |
D veida flip-flop raksturlielumu tabulā mums ir divas ieejas D un Qn. Raksturlielumu tabulā ir viena izvade Q(n+1).
No D veida loģiskās diagrammas mēs varam secināt, ka Qn un Qn ' ir divi savstarpēji papildinoši izvadi. Šīs divas izejas darbojas arī kā ieejas vārtiem 3 un 4. Tātad Qn, kas ir flip-flop pašreizējais stāvoklis, tiks uzskatīts par ievadi un Q(n+1), kas ir nākamais flip-flop stāvoklis. tiks uzskatīts par izlaidi.
| D | Qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Izmantojot D veida flip-flops raksturīgo tabulu, mēs varam uzrakstīt K-kartes Būla izteiksmi no 2 mainīgo K-kartes.
D-tipa flip Flop galvenā un vergu konfigurācija
Lai uzlabotu D veida flip-flop darbību, mēs varam pievienot otru SR flip-flop D veida flip-flop izvades beigās. Tā rezultātā tiks aktivizēts papildu pulksteņa signāls no D veida flip-flop izejas. Rezultātā tiks izveidots Master-Slave D veida flip-flop. Kad nāk pulksteņa signāla priekšējā mala (no zema līdz augstam), galvenā flip-flop ievades nosacījums tiks fiksēts. Kamēr galvenā D veida flip-flop izeja tiks deaktivizēta.
Līdzīgi, kad pienāk pulksteņa signāla beigu vai krītošā mala (no augsta līdz zemam), tiks aktivizēts otrā posma palīgs. Kad pulksteņa impulss pāriet no augsta uz zemu (negatīva impulsa laikā), izeja mainās. Jūs varat izveidot Master-Slave D veida flip-flops, kaskādējot divus fiksatorus, un abiem ir pretējas pulksteņa fāzes.
Master-Slave D veida Flip-Flop shēma
Tātad, no D-tipa Master-Slave ķēdes, jūs varat redzēt, kā galvenais flip-flop ielādē datus no D ieejas, kad pulksteņa impulss pieaug D-veida galvenā-pakalpojuma ķēdē. Tas liek meistaram uzsist. Pulksteņa impulsa otrajā malā (krītošajā malā) pakārtotais flip-flop tagad ielādēs datus un IESLĒGS vergu.
Kopumā šīs konfigurācijas rezultātā viens flip-flop vienmēr būs IESLĒGTS, bet otrs ir IZSLĒGTS. Ņemiet vērā, ka šīs galvenās un pakārtotās flip-flop konfigurācijas izvade Q uztvers D vērtību tikai tad, kad tiek piemērots pilns pulksteņa impulsa cikls. Šajā pilnajā ciklā ir jāietver vadošā, kā arī krītošā mala konfigurācijā 0-1-0.
D veida flip Flop Frekvenču dalīšanai
Varat arī izmantot D veida flip-flop kā frekvences dalītāja ķēdi. Tieši savienojiet D flip-flop izeju Q ar ieeju D. Tas radīs slēgta cikla atgriezeniskās saites sistēmu. Par katriem diviem pulksteņa impulsu cikliem bistabils tiks pārslēgts.
Datu fiksators var darboties arī kā binārais vai frekvences dalītājs. Tā rezultātā tiks izveidota skaitītāja ķēde “dalīt ar 2”. Tas nozīmē, ka izejas frekvence ir uz pusi samazināta salīdzinājumā ar pulksteņa impulsa frekvenci.
Ietverot atgriezeniskās saites cilpas sistēmu ap D veida flip-flop, jūs varat arī izveidot dažāda veida flip-flop shēmas, piemēram, T veida flip-flops, kas pazīstami arī kā T veida bistable flip-flops. Šis T-veida flip-flop binārajos skaitītājos var darboties kā shēma dalīšanai ar diviem, kā parādīts tālāk.
No iepriekš minētās viļņu formas mēs varam secināt, ka tad, kad izeja Q tiek dota kā atgriezeniskā saite uz ieejas termināli D, izejas impulsu frekvence pie Q būs tieši vienāda ar pusi (ƒ/2) no ieejas pulksteņa frekvences (ƒ IN ). Citiem vārdiem sakot, šī ķēde panāk frekvences dalījumu, dalot ieejas frekvenci ar koeficientu divi. Q pāriet uz 1 reizi divos pulksteņa ciklos.
D Flip Flops kā datu aizbīdņi
D flip-flops kopā ar frekvences dalījumu var darboties arī kā datu aizbīdņi. Datu fiksators ir ierīce, kas darbojas, lai saglabātu vai atsauktu ievadītos datus. Tas faktiski darbojas kā viena bita atmiņas ierīce. Jūs varat viegli atrast IC, piemēram, TTL 74LS74 vai CMOS 4042 Quad formātā. Šīs IC ir īpaši izstrādātas datu bloķēšanas nolūkiem.
Lai izveidotu 4 bitu datu fiksatoru, savienojiet kopā četrus 1 bitu datu fiksatorus. Tāpat pārliecinieties, ka visu šo 1 bitu datu fiksatoru pulksteņa ieejas ir savstarpēji savienotas un sinhronizētas. Zemāk ir dota 4 bitu datu fiksatora shēma.
Caurspīdīgs datu aizbīdnis
Elektronikā un digitālajās shēmās jūs atradīsit daudzus Data Latch lietojumus. Izmantojot datu fiksatoru, varat pārvaldīt buferizāciju, I/O portu pārvaldību, divvirzienu kopnes vadību un displeja vadīšanu. Tas ir izstrādāts tā, lai abos gadījumos nodrošinātu ļoti augstu izejas pretestību J un tā komplementa izvade Q̅ . Tā rezultātā tiks samazināta pretestības ietekme uz pievienotajām shēmām.
Lielāko daļu laika jūs atklāsit, ka atsevišķi 1 bita datu aizbīdņi parasti netiek izmantoti. Komerciāli pieejamie IC vienā pakotnē integrē vairākus atsevišķus datu fiksatorus (4, 8, 10, 16 vai 32). Piemērs ir 74LS373 Octal D veida caurspīdīgs aizbīdnis.
Jūs varat domāt par 74LS373 kā ierīce, kurai ir astoņi D veida flip-flops tajā iekšā. Katram flip-flop ir datu ievade D un izvade J . Ja pulksteņa ievade (CLK) ir HIGH, katras flip-flop izvade sakritīs ar datu ievadi. Tas nozīmē, ka datu ievade ir caurspīdīga vai redzama izvadei. Šajā atvērtajā stāvoklī ceļš no D̅ ievade uz Q̅ izvade ir caurspīdīga. Tas ļauj datiem netraucēti plūst cauri, tāpēc tiek dots nosaukums caurspīdīgs fiksators.
No otras puses, kad pulksteņa signāls ir LOW, fiksators aizveras. Izvade plkst Q̅ ir fiksēta līdz pēdējai esošo datu vērtībai pirms pulksteņa signāla maiņas. Šajā brīdī, Q̅ vairs nemainās, reaģējot uz D̅ .
D veida Flip-Flop IC
Ir pieejami dažādi D flip-flop IC veidi gan TTL, gan CMOS pakotnēs. 74LS74 ir viena no visbiežāk izmantotajām iespējām, ko varat apsvērt. Šī ir Dual D flip-flop IC, kas satur divus atsevišķus D veida bistabilus vienā mikroshēmā. Izmantojot to, varat izveidot vienu vai galveno vergu pārslēgšanas flip-flops.
Ir pieejamas arī dažas citas D veida flip-flop IC shēmas, piemēram, 74LS174 HEX D flip-flop ar tiešu skaidru ievadi. Vēl viena D flip-flop IC ir 74LS175 Quad D flip-flop ar papildu izvadiem. 74LS273 Octal D veida flip-flop kopā ir 8 D veida flip-flops. Visām šīm astoņām flip-flops ir skaidra ievade. Visas šīs ieejas ir savienotas vienā paketē.
Secinājums
D veida flip-Flop var konstruēt, izmantojot divus aizmugures SR aizbīdņus. Invertors tiek izmantots arī starp S un R ieejām. Tas izvadīs vienu D (datu) ievadi. Jūs varat pievienot otru SR flip-flop pamata D veida flip-flop. Tas uzlabos D veida flip-flop darbību. Šo SR flip-flop var savienot ar D veida flip-flop izeju. Tas darbosies tikai tad, ja pulksteņa signāls ir pretējs sākotnējam. Šī konfigurācija ir pazīstama arī kā Master-Slave D flip-flop.
Gan D veida aizbīdnis, gan D veida flip-flop atšķiras. Fiksatoram nav pulksteņa signāla, savukārt D veida flip-flop satur pulksteņa signālu. D flip-flop ir malas iedarbināma ierīce. Ievades datu pārraide tiek kontrolēta, izmantojot pieaugošo vai krītošo pulksteņa malu. No otras puses, datu aizbīdņi, tāpat kā datu fiksators un caurspīdīgais fiksators, ir līmeņa jutīgas ierīces.